描述

<div> <h3 style="line-height:1.8;">* 1、项目功能介绍</h3> <hr> 本项目基于沁恒微电子官方赛题「CH32H417单芯片逻辑分析仪」进行复刻开发，实现了赛题要求的全部基础功能——以单颗CH32H417 MCU为核心，无需FPGA，在16通道下实现200MHz连续采样率的数字信号采集，并额外附赠2通道最高20Msps采样率的模拟信号采集功能。 电路搭建方面： <ul> <li>围绕CH32H417主控完成外围电路设计，包括USB3.0高速信号走线、电源管理（CH2003K DCDC+LDO）、Type-C正反插自适应（CH9441P模拟开关）、模拟信号前端处理（OPA2322运放跟随器）；</li> <li>设计4层PCB，对16路数字信号输入做了等长处理，保证高速信号完整性；</li> <li>通过MCU的DAC控制外部DCDC反馈回路，实现1.0V-3.3V可调的数字电平触发阈值，使逻辑分析仪支持1.2V-5V宽范围电平标准，无需额外电平转换芯片。</li> </ul> 程序移植方面： <ul> <li>基于沁恒MRS2集成开发环境完成IAP+APP双固件架构移植，IAP固件负责引导，APP固件实现全部功能逻辑；</li> <li>实现UHSIF通用高速接口驱动（200MHz连续采样）、HSADC高速模数转换驱动（20Msps采样）、USB3.0 Bulk传输协议栈；</li> <li>定义并实现逻辑分析仪与PC端软件的通信协议。</li> </ul> PC端软件方面： <ul> <li>基于经典开源软件PulseView进行二次开发，推出U3LogicAnalyzer配套上位机，支持SPI、UART、I2C等多种协议解码和模拟信号波形显示；</li> <li>支持Windows 10/11操作系统，USB3.0与USB2.0自适应连接。</li> </ul> 注：本项目为官方指定赛题复刻类电子设计项目。请描述项目的核心功能，在电路搭建、程序移植、模块适配等方面做了什么、是否复现了赛题要求的全部基础功能；在此基础上进行了哪些拓展升级，解决了什么问题。 <h3 style="line-height:1.8;">*2、项目属性</h3> <hr> 本项目基于沁恒官方指定的「CH32H417单芯片逻辑分析仪」赛题进行复刻开发，复现了赛题要求的全部基础功能（单芯片200MHz/16通道数字信号采集），并在此基础上进行了功能升级、体验优化与创意拓展。 升级拓展部分说明： <ul> <li>是否首次公开： 是。本项目为立创开源平台该方案的首个公开版本，后续已衍生出7个衍生方案，说明方案具有较强的参考价值和社区影响力。</li> <li>是否为原创： 硬件原理图与PCB设计、MCU固件代码（IAP+APP双固件架构）、3D打印外壳与亚克力面板设计、PC端软件U3LogicAnalyzer（在PulseView基础上改良）均为原创或基于开源项目进行原创性改良开发。核心创新点包括：单芯片架构替代FPGA方案、DAC控制可调电平触发阈值方案、模拟+数字双模式采样等。</li> </ul> 注：项目基于官方赛题进行复刻开发，并在此基础上进行功能升级、体验优化与创意拓展；升级拓展部分：请说明是否首次公开；是否为原创；是否曾经在其他比赛中获奖，若有获奖则叙述获奖详情；是否在学校参加过答辩。 <h3 style="line-height:1.8;">* 3、开源协议</h3> <hr> 本项目采用 GPL 3.0 开源协议。 核心功能开源说明： <ul> <li>项目核心功能为：16通道200MHz数字信号采样 + 2通道20Msps模拟信号采样 + USB3.0高速数据传输。以上核心功能的原理图、PCB设计文件、MCU固件源码、PC端软件源码均已100%开源，远超80%开源要求。</li> <li>MCU工程代码（IAP固件 + APP固件）完全开源，基于沁恒官方SDK开发；</li> <li>PC端软件U3LogicAnalyzer代码完全开源，基于GPL协议的开源软件PulseView，遵循原作者的开源协议规定；</li> <li>3D打印外壳模型文件和亚克力面板设计文件均开源。</li> </ul> 引用声明： <ul> <li>PC端软件基于经典开源项目PulseView（sigrok项目），遵循其GPL协议进行二次开发；</li> <li>主控芯片驱动部分基于沁恒官方EVT/SDK例程，在其基础上进行适配开发；</li> <li>本项目中不存在直接引用其他开源项目的原电路或原代码作为核心功能的情况，也不存在使用市场通用模块直接实现核心功能的情况——核心的数字信号采样、模拟信号采样、USB3.0通信均由CH32H417单芯片完成，外围仅使用分立元件和基础运放，核心功能的实现自主可控。</li> </ul> 注：利他即利己，请认真阅读下述内容。 <ol style="line-height:1.8;"> <li style="line-height:1.8;">拥抱开源，赋予项目无限价值。建议项目核心功能开源80%以上；</li> <li style="line-height:1.8;">若某一部分功能不可替代且删掉之后项目无法解决对应的问题，则这一部分实现的功能就是项目的核心功能；比如设计了一台电子负载且设计了一款上位机软件监控功率变化，则电子负载为核心功能，上位机软件为辅助功能；比如电子负载中使用了一款隔离485模块与上位机通信，则此485模块实现的通讯功能为辅助功能； </li> <li style="line-height:1.8;">项目应选择适合自己的<a href="/posts/98fdb2accd754af7b51990790db3b47a" target="_blank">开源协议</a>，若项目引用其他开源项目，应注明来源并遵循原作者的开源协议规定；原创项目推荐使用GPL3.0开源协议；</li> <li style="line-height:1.8;">直接引用开源项目的原电路或原代码实现的功能不可作为自己项目的核心功能、使用市场上通用模块直接实现的功能不可作为自己项目的核心功能。</li> </ol> 请在竞赛阶段填写 ↓ <h3 style="line-height:1.8;">*4、硬件部分</h3> <hr> 请输入内容… 注：请前往<a href="https://lceda.cn/editor" target="_blank">嘉立创EDA</a> 生成/上传设计文件，文件完成后，相关文稿将自动生成至项目详情；这里可以详细说明您的项目实现原理和机制、注意事项、调试方法、测试方法等。推荐图文并茂的形式向别人介绍您的想法。 <h3 style="line-height:1.8;">*5、软件部分</h3> <hr> 请输入内容… 注：若您的项目涉及软件开发，请在附件上传对应的工程源码。这里可以详细说明您的软件流程图、功能模块框图、相关算法的解释或科普、源码结构、编译环境的搭建和配置、源码编译方法、程序烧录方法等。推荐图文并茂的形式向别人介绍您的想法。 <h3 style="line-height:1.8;">*6、BOM清单</h3> <hr> 请输入内容… 注：项目涉及的BOM清单。在<a href="https://lceda.cn/editor" target="_blank">嘉立创EDA</a> 生成/上传设计文件后，BOM将自动生成至项目详情；建议包括型号、品牌、名称、封装、采购渠道、用途等内容。具体内容和形式应以表达清楚项目构成为准。 <h3 style="line-height:1.8;">*7、大赛LOGO验证</h3> <hr> 请上传包含大赛logo的项目图片，logo以丝印形式印刷在PCB上面。 点击zip下载大赛logo标识！ <a href="https://image.lceda.cn/easyedaResource/images/d1bbfd69f9404f56901a0e7b849b7245.rar" target="_blank">（大赛标识）.zip</a> <h3 style="line-height:1.8;">* 8、演示您的项目并录制成视频上传</h3> <hr> 视频要求：请横屏拍摄，分辨率不低于1280×720，格式Mp4/Mov，单个视频大小限50M内； 视频标题：立创电赛：{项目名称}-{视频模块名称}；如立创电赛：《自动驾驶》-团队介绍。 视频冲榜：项目制作过程中，可随时录制视频上传至B站、小红书、视频号、抖音号，<a style="text-decoration:underline;" href="https://doc.weixin.qq.com/smartsheet/form/1_wpmhMpBwAAfrKELBBSNdSqJrorjTQE8Q_600d71" target="_blank">冲榜人气奖励＞</a>，优秀项目可获得立创官方全域曝光机会； <a style="text-decoration:underline;" href="/posts/b2b65ad17ac34080a318a5ab47a632c2" target="_blank">前往查看更多详情＞</a> </div>